


II KOLOKVIJUM
IZ PREDMETA
LOGIČKO PROJEKTOVANJE RAČUNARSKIH SISTEMA I
14.02.2014. (Radi se 20 min)

Ime i prezime: _____

Broj indeksa: _____

1. Skicirati vremenske oblike signala koji se generišu sledećim VHDL procesom.


```
PROCESS BEGIN
  sSIGNAL <= '0';  WAIT FOR 5 ns;
  sSIGNAL <= '1';  WAIT FOR 25 ns;
  sSIGNAL <= '0';  WAIT FOR 10 ns;
  sSIGNAL <= '1';  WAIT FOR 30 ns;
  sSIGNAL <= '0';
END PROCESS;
```



2. U donjem VHDL procesu dodeljuje se vrednost signalu „s“ širine 3 bita pod kontrolom selekcionog ulaznog signala „isel“ dvobitne širine..

```
p1: process(isel) begin
  if(isel = "00") then
    s <= "010";
  elsif(isel = "01") then
    s <= s+1;
  elsif(isel = "10") then
    s <= "011";
  else
    s <= "110";
  end if;
end process;
```

- a) Skicirajte kako izgleda signal s ukoliko isel izgleda kao na slici.



- b) Komentarišite ovde analizirani proces u smislu tipa i kvaliteta datog rešenja.